Footprint/PCB Korrekturen für korrekte F-Fab und B-Fab Ausgabe

U3,C17 verschoben, Printgröße korrigiert auf 17mil x 7mil

U2 Footprint Korrektur, C1 10uF->22uF, Via für C1 vergrößert

Kicad's Unvollständige Änderung des Projektnames mittels sed korrigiert

Exclude BOM für Testpunkt TP1

jlcpcb plugin README.md und rotations.db Datei

jlcpcb plugin rotation Korrektur (U3,U5D1,D2,D3,J3,Y1,Y2)

Projektname geändert (baseboard -> nano-644)

Nano-644 V1a - Design fertig

Bessere USB D+/D- Anbindung con CH340K, diverse Optimierungen

bom.ods erzeugt

Schematic/Layout V2a fertiggestellt

Layout und Flächen fertig

Korrektur U2 (HD9108) Pinbelegung, Layout Optimierung Schaltregler

Widerstände und µC geprüft

...

D6 Foorprint Korrektur (0603->0402), Optimierung In1.Cu,In2.Cu

D4,D5 ersetzt durch größere Diode(SOD-123), cleanup F.CU + B.CU

LED D1,D2,D3 (0603/20mA -> 0805/10mA), Korrektur R1,R2,R3,C1

R13 auf 470K vergrößert

zusätzlich R16 zwischen GDO0 und PA5

SMBJ Diode getauscht, LEDs ausgerichtet, Widerstand zwischen 8563/INT und µC/PC7

Verbindung BM8563EMA/INT Pin zu PC7 (Wakeup)

3,3V Abschaltung fertig, USB-Stecker wieder mittig

3,3V Abschaltung mit Q1 oben und R14 unten

3,3V Abschaltung mit schiefem Überbrückungswiderstand

Antennenpad vergrößert, Modem-Pins auf einem Teststecker TP-GDO02

Modem GDO0 -> µC PA5

L2 für µC/AVCC hinzugefügt

Test-Pins geändert auf 3x 1x2/1,27mm Header

PCB fertig, DRC OK, Flächen und Optimierung noch erforderlich

Erstes Plcaement fertig

Grob-Placement fertig, Schaltungskorrekturen

file renamed...

Schaltung fertig

...

Bauteile - JLCPCP Zuordnung

calculations

Schaltung Erstentwurf fertig

3dmodels, project libs

adding kicad local project file to .gitignore

...

...

...

init project